選擇滿足FPGA應(yīng)用需求的電源時，我們必須考慮許多因素。

成本，尺寸和效率始終是電源設(shè)計過程中需要注意的因素。

但是，在FPGA應(yīng)用中，某些電源軌會有不同的要求。

核心電源軌通常需要在線路，負(fù)載和溫度范圍內(nèi)保持更嚴(yán)格的精度。

某些電源軌（例如收發(fā)器）對噪聲更敏感，因此需要將其輸出保持在一定的噪聲閾值以下。

還應(yīng)注意，某些具有共模電壓的電源軌可以組合，并可以用鐵氧體磁珠隔離，以進(jìn)行濾波或用作負(fù)載開關(guān)。

當(dāng)設(shè)計滿足公差要求時，必須考慮所有固定和動態(tài)工作條件。

首先，選擇基準(zhǔn)精度小于1％的穩(wěn)壓器，該穩(wěn)壓器為客戶提供了最大的設(shè)計余量，使其可以應(yīng)對諸如負(fù)載瞬變之類的動態(tài)工作條件。

設(shè)計高速收發(fā)器電源軌時需要小心，因為這些敏感電源軌上的噪聲會降低性能并增加抖動。

低壓降穩(wěn)壓器（LDO）是這些電源軌的理想選擇。

但是，當(dāng)需要更高的電流時，只要在10kHz至80MHz的頻率范圍內(nèi)將輸出紋波的典型值保持在10mVpk-pk以下，就可以使用開關(guān)電源。

專用的FPGA數(shù)據(jù)手冊將包含與收發(fā)器要求有關(guān)的詳細(xì)技術(shù)規(guī)范。

電源排序是FPGA電源設(shè)計的另一個重要方面。

由于有多個電源軌可為FPGA供電，因此以下建議的電源序列會在啟動時消耗最小電流，從而防止損壞器件。

圖2顯示了Virtex 7系列FPGA上邏輯電路和收發(fā)器電源軌的推薦上電順序。

Zynq 7000系列SoC的處理器序列如圖2所示。

圖1：建議的Virtex 7 FPGA上電序列。

* VCCINT和VMGTAVCC可以同時通電，只要它們在VMGTAVTT之前啟動，它們的通電順序就可以互換。

圖2：Zynq 7000系列SoC的推薦上電順序。

對于Xilinx 7 / Zynq 7000系列器件，這些電源軌必須單調(diào)上升，并且必須在0.2ms至50ms的周期范圍內(nèi)加電，而對于Xilinx Ultrascale FPGA系列器件，此周期范圍是0.2ms至40ms。

建議關(guān)閉電源順序和打開電源順序的順序。